9月，美国国家科学基金会（NSF）发布NSF/Intel基础微架构研究合作伙伴关系（FoMR）项目指南^[1]，将支持针对每周期指令（IPC）变革性改进的微架构研究，寻求技术创新以超越现有简单、递增规模的微架构结构。FoMR预计将提供300万美元资助6个为期3年的项目。

FoMR旨在推进三方面的研究：从微架构到代码生成的高IPC技术；封装芯片资源和系统内存带宽以加速序列或单线程程序的“微架构涡轮”技术；支持高效编译器代码生成的技术。FoMR资助的研究内容包括：

（1）相关微架构和代码生成技术，以提高支路预测精度，确定程序可实现的指令级并行（ILP）的上限。

（2）指令调度和执行资源组织，以实现高效、非常大的指令窗口处理器。改进ILP需要大幅扩大指令窗口，一个非常大的指令窗口将在复杂性方面产生挑战并增加关键路径延迟。

（3）下一代预取器的覆盖率将大幅提升，特别是考虑到新兴的内存技术。虽然新兴存储器技术有非易失性的特性，但其读写延迟通常高于动态随机存取存储器（DRAM）。此外还存在写入次数问题。需要重新设计预取的技术、与新兴的内存技术相配合使用，以便显着提高覆盖范围。

（4）可在包含异构存储器（例如静态随机存取存储器（SRAM）、高带宽存储器（HBM）或传统DRAM）的多层缓存层次上有效工作的高速缓存管理技术。这些技术包括异构存储器的高速缓存分配、替换、分路、预取等。

（5）基于机器学习和数据分析的方法来改进微架构设计和运行时间调整。机器学习和数据分析为提高了解和优化微架构和程序行为能力提供了新的工具。这些工具可以用于微架构参数的运行时间调整，使得它们可以适合于更有效地执行程序。

（6）利用新的微架构模块（如可重构逻辑）来提升IPC。

（7）微架构支持高效的编译器代码生成，超越了跟踪生成和传统性能的反向编译。需要微架构来为编译器提供更高保真的反馈，因此编译器可以生成更有效的代码，无论是为了重新编译还是进行即时优化。

（8）面向关键性的设计和技术。关键路径延迟限制ILP和计算机系统的整体性能。需要降低关键路径延迟并同时利用非关键路径上的空闲状态来提升ILP的技术。

（9）微处理器与进程协同优化。微处理器和进程通常是分开设计的。然而，两者却可以协同设计以实现增强优化。         （田倩飞）